达优高科 超市各项操作流程？怎么样管理好超市！~？
由于本系统设计针对该超市的具体情况，因此用户需求的目的是通过该企业的需求调查，从中总结出企业对管理信息系统的需求，然后根据这些需求设计出系统的方案。
需求收集和分析是数据库设计的第一阶段。需求分析定义了软件产品的各种用户需求如功能、性能等，需求分析是否透彻、完整、正确是软件项目成败的关键。这一阶段收集到的基础数据是下一步设计概念结构的基础。
从数据库设计的角度考虑，需求分析阶段的目标是:对现实世界要处理的对象(组织、部门、企业等)进行详细调查，在了解原系统的概况，确定新系统功的过程中，收集支持系统目标的基础数据及其处理，最重要的就是建立用户数据模型。无论是采取哪种开发策略，都需要访问用户、记录需求，并根据这些需求建立数据模型的原型，这样的模型标识了需要在数据库中存储的内容和它们的结构及相互关系。进行数据建模要求既要有一定的行业知识，又要精通建模的方法和技巧[4]。
需求分析阶段的任务是:
（1）了解组织机构情况，调查这个组织由哪些部门组成。各部的职责是什么，为分析信息流程准备。
（2）了解各部门的业务活动情况。调查各部门输入和使用什么数据，如何加工处理这些数据，输出什么信息，输出到什么部门，输出结果的格式是什么。
（3）确定新系统的边界。确定哪些功能由计算机完成或将来准让计算机完成，哪些活动由人工完成。由计算机完成的功能就是系统应该实现的功能。
2.3.2 系统功能
我们把收集到的数据整理组合在总控模块、基本资料模块、销售管理模块、进货管理模块四个主要的功能模块。每个功能模块的功能是：
总控模块包括操作员管理、权限管理、系统数据管理、系统设置管理等。它为整个系统提供安全保障。
基本资料模块有客户资料包括客户资料的管理和存储，员工资料包括员工资料录入和维护，商品资料包括商品资料的存储和编辑，供应商资料的存储和编辑。
销售管理模块包括货单的录入和维护；对销售情况进行统计；对商品的零售和批发进行管理和付款的计算机操作等
进货管理模块包括进货资料录入和维护;采购订单的录入和维护和付款的计算机的操作等
什么是一级缓存和二级缓存？
高速缓存分为一级缓存（即L1 Cache）和二级缓存（即L2 Cache）。CPU在运行时首先从一级缓存读取数据，然后从二级缓存读取数据，然后从内存和虚拟内存读取数据；主流处理器所采用的一级数据缓存又分为实数据读写缓存和数据代码指令追踪缓存2种，它们分别被AMD和Intel所采用。
关键字：一级缓存 二级缓存
正文：
高速缓存分为一级缓存（即L1 Cache）和二级缓存（即L2Cache）。CPU在运行时首先从一级缓存读取数据，然后从二级缓存读取数据，然后从内存和虚拟内存读取数据，因此高速缓存的容量和速度直接影响到CPU的工作性能。
一级缓存都内置在CPU内部并与CPU同速运行，可以有效的提高CPU的运行效率。一级缓存越大，CPU的运行效率越高，但受到CPU内部结构的限制，一级缓存的容量都很小。
二级缓存对CPU运行效率的影响也很大，现在的二级缓存一般都集成在中，但有分为芯片内部和外部两种，集成在芯片内部的二级缓存与CPU同频率二级缓存（即全速二级缓存），而集成在芯片外部的二级缓存的运行频率 是CPU的运行频率的一半（即半速二级缓存），因此运行效率较低。 但是一级缓存和二级缓存的大，它究竟有多少好处呢？你得告诉我们经销商，实际上你得用最普通的话跟他讲。所以我们给他们打个比方，说这个就好比你开汽车的时候，后备箱是整个的一级缓存，假如说扶手里面有一个小箱子，那是你的二级缓存。二级缓存大好在哪里呢？就是你随时开车的时候，随时在里面都可以取东西了。假如你二级缓存小的话，你还得把车停下来，到后备箱里取东西。
首先我们来简单了解一下一级缓存。目前所有主流处理器大都具有一级缓存和二级缓存，少数高端处理器还集成了三级缓存。其中，一级缓存可分为一级指令缓存和一级数据缓存。一级指令缓存用于暂时存储并向CPU递送各类运算指令；一级数据缓存用于暂时存储并向CPU递送运算所需数据，这就是一级缓存的作用。
那么，二级缓存的作用又是什么呢？简单地说，二级缓存就是一级缓存的缓冲器：一级缓存制造成本很高因此它的容量有限，二级缓存的作用就是存储那些CPU处理时需要用到、一级缓存又无法存储的数据。同样道理，三级缓存和内存可以看作是二级缓存的缓冲器，它们的容量递增，但单位制造成本却递减。需要注意的是，无论是二级缓存、三级缓存还是内存都不能存储处理器操作的原始指令，这些指令只能存储在CPU的一级指令缓存中，而余下的二级缓存、三级缓存和内存仅用于存储CPU所需数据。
根据工作原理的不同，目前主流处理器所采用的一级数据缓存又可以分为实数据读写缓存和数据代码指令追踪缓存2种，它们分别被AMD和Intel所采用。不同的一级数据缓存设计对于二级缓存容量的需求也各不相同，下面让我们简单了解一下这两种一级数据缓存设计的不同之处。
